庫存狀況
「香港二樓書店」讓您 愛上二樓●愛上書
我的購物車 加入會員 會員中心 常見問題 首頁
「香港二樓書店」邁向第一華人書店
登入 客戶評價 whatsapp 常見問題 加入會員 會員專區 現貨書籍 現貨書籍 購物流程 運費計算 我的購物車 聯絡我們 返回首頁
香港二樓書店 > 今日好書推介
   
好吃(NO.5+6)套書(共二冊)
  • 定價99.00元
  • 8 折優惠:HK$79.2
  • 放入購物車
二樓書籍分類
 
PLD數位邏輯實習(上)(附光碟片)(修訂版)

PLD數位邏輯實習(上)(附光碟片)(修訂版)

沒有庫存
訂購需時10-14天
9789572165720
蔡章明
全華圖書
2011年3月11日
107.00  元
HK$ 101.65  






ISBN:9789572165720
  • 叢書系列:大專電子
  • 規格:平裝 / 320頁 / 20k
    大專電子


  • 專業/教科書/政府出版品 > 電機資訊類 > 電子











      本書課程內容由入門至進階,循序漸進以瞭解PLD的功用,並以實習單元為大綱,有詳實的操作步驟與過程,更包含乙級技術士及技藝競賽試題分析,可提升學生學習能力。本書先介紹PLD的由來、基本概念,並讓讀者動手製作第一個簡易的PLD電路,再來就是組合電路實習,由淺入深使讀者瞭解PLD的使用,可以使原本複雜的電路變簡潔,一步步引導讀者深入PLD設計的領域。本書適用於大學、科大電子、電機、資訊系「電子電路設計與模擬」課程的學生,或業界相關人士及有興趣之讀者。



    本書特色



      1.詳實的操作步驟與過程。



      2.課程內容由入門至進階,循序漸進瞭解PLD的功用。



      3.以實習單元為書籍大綱,適合實習課程使用,教師易於教學。



      4.各章附有詳實組譯過程,適合學生檢查實習過程。



      5.包含乙級技術士及技藝競賽試題分析,提昇學生學習能力。



      6.適用於大學、科大電子、電機、資工系「數位邏輯實習」課程或相關業界人士及有興趣之讀者。





    第一篇 概論



    第一章 什麼是PLD

    1-1認識PLD

    1-2 PLD的類型

    1-3為什麼要使用PLD

    1-4如何選用PLD



    第二章 組譯軟體

    2-1組譯軟體的介紹

    2-2 PALASM的語法

    2-3 PALASM的取得

    2-4 PALASM 4 的安裝

    2-5 PALASM 4 系統架構



    第三章 第一個實作

    3-1目的

    3-2相關知識

    3-3功能說明

    3-4電路圖

    3-5操作示範

    3-6動腦時間



    第二篇 組合邏輯實作



    第四章 基本邏輯閘(一)

    4-1目的

    4-2相關知識

    4-3功能說明

    4-4電路圖

    4-5程式(basic.pds檔)

    4-6組譯(basic.log檔)

    4-7反組譯(basic.p12檔)

    4-8燒錄檔(basic.jed檔)

    4-9動腦時間



    第五章 基本邏輯閘(二)

    5-1目的

    5-2相關知識

    5-3功能說明

    5-4電路圖

    5-5程式(logic2.pds檔)

    5-6組譯(logic2.log檔)

    5-7反組譯(logic2.p12檔)

    5-8模擬結果

    5-9燒錄檔(logic2.jdc檔)

    5-10動腦時間



    第六章 74139解碼器

    6-1目的

    6-2相關知識

    6-3功能說明

    6-4電路圖

    6-5程式(74139-1.pds檔)

    6-6組譯(74139-1.log檔)

    6-7反組譯(74139-1.p12檔)

    6-8模擬結果

    6-9燒錄檔(74139-1.jdc檔)

    6-10動腦時間



    第七章 串級加法器

    7-1目的

    7-2相關知識

    7-3功能說明

    7-4電路圖

    7-5程式(seradd.pds檔)

    7-6組譯(seradd.log檔)

    7-7反組譯(seradd.p12檔)

    7-8模擬結果

    7-9燒錄檔(seradd.jdc檔)

    7-10動腦時間



    第八章 七段顯示器

    8-1目的

    8-2相關知識

    8-3功能說明

    8-4電路圖

    8-5程式(decd7seg.pds檔)

    8-6組譯(decd7seg.log檔)

    8-7反組譯(decd7seg.p12檔)

    8-8模擬結果

    8-9燒錄檔(decd7seg.jdc檔)

    8-10動腦時間



    第九章 2BIT加法器

    9-1目的

    9-2相關知識

    9-3功能說明

    9-4電路圖

    9-5程式(add2bit.pds檔)

    9-6組譯(add2bit.log檔)

    9-7反組譯(add2bit.p12檔)

    9-8模擬結果

    9-9燒錄檔(add2bit.jdc檔)

    9-10動腦時間



    第十章 比較器(一)[cmpl]



    第十一章前瞻進位加法器[ahead]



    第十二章比較器(二) [cmp2]



    第十三章多工器[multin 1]



    第十四章 ALU[multin 2]



    第十五章雙七段顯示器[two7seg]



    第十六章記憶體存取[tristate]





    其 他 著 作